工作职责：
1、负责模拟团队的分工、指导、学习成长、绩效管理；
2、负责芯片模拟部分建模、架构设计、自己或指导对团完成研发过程中难点技术功关；
3、完成设计高精度，超低抖动,高压设计与系统行为建模、各模块指标定义；
4、设计各个模块；熟悉顶层连线关系；
5、负责芯片前期测试以及debug 工作，并制定测试及量产测试方案；
任职要求：
1、大学硕士学历或以上，微电子、电子工程等相关专业；
2、具有8年以上年以上先进CMOS工艺节点的APLL/ADPLL IP/Serdes/ADC/DAC/DC-DC设计直接工作经验； 其中3年以上团队管理或项目管理工作经验；
3、对工艺55nm, 40nm, 28nm, 14nm有设计及成功量产经验；
4、具有混合信号系统建模和仿真经验，熟悉Verilog-A 、System-Verilog, AMS仿真环境；
5、具有理解RTL数字设计能力；
6、具有Matlab simulink建模仿真经验；
7、熟悉Monte-Carlo, Aging model, EMIR仿真环境；
8、熟练使用高速示波器、频谱仪和网络分析仪等进行芯片测试与验证；
9、拥有丰富的高速高压模拟IC电路设计和信号完整性方面的理论知识和实践经验；
10、具有良好的沟通能力和团队合作精神。
地点：深圳
